电路~ pcb专辑~ 开发板商城 whaosoft aiot http://143ai.com 天皓智联
一、 上下拉电阻会增强驱动能力吗？
最近看到一个关于上下拉电阻的问题，发现不少人认为上下拉电阻能够增强驱动能力。随后跟几个朋友讨论了一下，大家一致认为不存在上下拉电阻增强驱动能力这回事，因为除了OC输出这类特殊结构外，上下拉电阻就是负载，只会减弱驱动力。
但很多经验肯定不是空穴来风，秉承工程师的钻研精神，我就试着找找这种说法的来源，问题本身很简单，思考的过程比较有趣。
二极管逻辑
今天已经很难看到二极管逻辑电路了，其实用性也不算高，不过因为电路简单，非常适合用来理解基本概念。
一个最简单的二极管与门如下图。与门实现逻辑与操作Y=A&B，即A或者B任意为L的时候，输出Y为L，只有当A和B都为H时，Y才为H。
上图，基本二极管与门。
假设二极管无导通压降，在这个电路中，二极管充当了单向开关的角色，当A和B等于VDD时，两根二极管反向截至，Y被电阻上拉到VDD，这是Y就是H；当A或者B任意一端为GND时，二极管导通，因为二极管导通时电阻很小，远小于上拉电阻，所以Y被拉到了GND，即逻辑L。
至于二极管或门，只要把二极管转一下，再把电阻从拉到VDD改成拉到GND就可以了，非常简单。
上图，基本二极管或门。
基本原理
你看，在这么原始的逻辑电路中就已经出现了上下拉电阻，这里面的原理也非常简单粗暴：利用开关的闭合（电阻为0）和开启（电阻无穷大）的特性，配合电阻，就可以轻松实现两种电压的输出。这种电路还有一个变形，就是用恒流源取代电阻，一方面集成电路工艺，恒流源比电阻更容易获得，另一方面恒流源的驱动能力也更好。根据开关和电阻（或恒流源）的相对位置，有以下基本电路：即开关接到GND（L）或开关接到VDD（H）。
上图，几种开关电路接法。
这几种电路都是由开关的闭合或开启决定了VOUT是VDD还是GND。开关的相对位置不同，还决定了电路在某一状态下的驱动能力：开关的导通电阻为0，可视为驱动力无穷大，可是电阻（或恒流源）的驱动能力呢，只有VDD/R（或者恒流I），这就导致了电路在输出H或L的时候驱动能力不对称（换一个说法，就是电路在输出H或者L的时候，输出阻抗不一样）。
除了驱动能力的问题，这种单开关加电阻的模式还会带来静态功耗的问题，因为只要开关闭合，不管外部有没有负载，都会消耗电流。
既然开关的驱动力比电阻强，那么能不能把电阻也换成开关？恭喜你，发现了现代CMOS逻辑电路的基本单元：俩互补的开关。这样不管输出H还是输出L，驱动能力都是无穷大！好的，这时候上下拉电阻就不见了。
这样两个开关的电路还多出来了一种状态：当两个开关都开启时，VOUT即不是VDD也不是GND，而是一个悬空的状态（即高阻态，Hi-Z），这时候外部给什么信号它就是什么状态。这样又出现了一个新的逻辑门大类：三态逻辑门。
上图，互补开关电路。
上下拉电阻增强驱动能力？
很多经验不是空穴来风，只是在流传的过程中丢失了重要的前提条件。上一节也看到了有一些逻辑器件，他们输出高和输出低时的驱动能力差别很大。
TTL（70xx、74Fxx、74Sxx、74LSxx等）家族的器件就属于这种类型，如下图是7404（TTL反相器）的原理图，由于非对称的输出级设计，输出为高时驱动能力只有0.4mA，而输出低时居然能输出16mA的电流（手册中的输出电流不是晶体管或者电路本身的极限，而是超过这个电流以后，输出的电压可能无法满足逻辑族的要求）。
上图，互补开关电路。
上下拉电阻增强驱动能力？
很多经验不是空穴来风，只是在流传的过程中丢失了重要的前提条件。上一节也看到了有一些逻辑器件，他们输出高和输出低时的驱动能力差别很大。
TTL（70xx、74Fxx、74Sxx、74LSxx等）家族的器件就属于这种类型，如下图是7404（TTL反相器）的原理图，由于非对称的输出级设计，输出为高时驱动能力只有0.4mA，而输出低时居然能输出16mA的电流（手册中的输出电流不是晶体管或者电路本身的极限，而是超过这个电流以后，输出的电压可能无法满足逻辑族的要求）。
上图，7404的简化电路。
这个时候在输出端口外加一个上拉电阻，就可等效以增强端口在输出H时的驱动能力，但代价是端口输出L时，驱动能力相应地减弱，不过这时候芯片输出能力足够强，用这点代价来换取另一个状态下驱动能力的增强，还是划算。
上图，带上拉电阻的7404。
下表是仿真有无上拉电阻时，负载电流与输出电压的关系，可以看到上拉电阻确实增强了在一定负载下的输出电压，不过当负载电流较大时效果并不明显，而且边际效应也很显著，当上拉电阻减小到一定程度以后，增强效果也不太显著，而且会大大增加静态功耗。
上表，带不同上拉电阻的7404输出电压与负载电流的关系。
既然非对称的输出级有这样的问题，那为啥不能把这个驱动器设计成上下对称的呢？
一方面，如果要设计成上下对称的结构，上管需要用P管，而当时的工艺限制，P管各方面性能都不如N管，速度、功耗和成本都不是很划算，所以能看到很多上年代的芯片，内部几乎没有P管（包括MOS工艺的器件也是）。
另一方面，TTL输入结构的特点，输入为H时所需电流很小，而输入为L所需的输入电流很大，这样对输出L时的驱动能力要求就很高，反而对输出H时没有驱动能力要求（TTL输入悬空时等效为H）。
但TTL的这种特点，又会带来一个比较麻烦的问题：下拉电阻值需要很大才能满足要求，而下拉电阻太大则会导致输出高时负载太重以至于无法达到规定电压，所以TTL要尽量避免使用下拉。
下图是仿真结果，因为这是一个反相器，所以下拉时输出高是所期望的，而下拉电阻超过1.8kΩ时已经无法满足TTL定义的最低高电平标准了；而上拉时，就算上拉电阻达到20kΩ，也丝毫不影响输出。
上表，TTL上下拉电阻取值与输出电压的关系。
CMOS电路
相信现在已经没多少人会在设计时选用TTL家族的器件了，可能多数人都没接触过这类器件，最常用的还是CMOS家族（HC、HCT、LVC、CD4000等）。
CMOS家族的东西就比较简单粗暴，上下对称的结构，上下管驱动能力也基本一致，这个时候输出的上下拉电阻对增强驱动能力几乎没有帮助不说，还加重了负载，属于得不偿失（其实多数情况下是无关痛痒）。
下图是基本的CMOS反相器，只需要一对互补的MOS管即可实现（现实中的CMOS反相器一般是三对这种管子级联出来的，为了提高开环增益）。
但是CMOS器件的输入悬空时，不会被拉向任何一个方向，处于一种浮空的状态，这样会造成输出紊乱，不是我们所希望的结果，这种情况下需要在输入端接入上拉或者下拉电阻给电路提供一个确定的状态。一般可拔插的对外接口（如JTAG）需要在I/O上加上上下拉电阻，有三态的总线视工作情况也可能需要上下拉，不过大多数的CMOS电路不需要额外的上下拉电阻。
上图，CMOS器件在使用是一般要加上下来避免输入悬空。
因为CMOS输入是电压控制型，输入阻抗很高，所以上下拉电阻的值可以很大，理论上用MΩ级别的电阻都没问题。
不过理论归理论，工程师得认清现实。现实的CMOS输入结构，为了保护MOS管的栅极，会在栅极上加入ESD二极管，二极管反向偏置的时候是有漏电流的，还会随温度的升高还会指数增长！所以CMOS电路的上下拉电阻一般在100kΩ以下，一些制程比较先进的CPU，I/O口的漏电流或者上下拉电流较大，上下拉电阻一般取在几kΩ级别。所以设计上下拉电阻前一定要仔细阅读芯片手册，查查I/O的输入电流，看看取什么样的电阻值才合理。
上图，CMOS输入有ESD二极管。
其他需要上下拉的情况
开集（Open-Collector）和开漏（Open-Drain）的输出结构往往也需要加上拉电阻。OC和OD输出结构只有下管，所以只能输出L和高阻（Hi-Z）两种状态，而高阻态是难以被电路识别的，所以需要合适的上拉电阻把高阻态转变为高态。
上图，OC（左）和OD（右）输出结构。
虽然OC和OD输出结构看起来很复古，使用时也需要外接电阻有点麻烦，但这种结构最大的好处就是可以做线与，也就是多个OC或者OD可以接到一起，只要其中一个输出L，总线就是L，这在多外设中断和电源时序控制方面很常用。
上图，OC/OD的线与接法。
I2C也是OC/OD结构，这样很轻松就能在一条数据线上双向传输数据而不需要额外的方向控制信号，而CAN总线则巧妙地利用线与特性来实现总线仲裁。
在处理OC或者OD电路的时候，一定要注意评估总线负载电容、上拉电阻与所需速度的关系，负载电容越大，速度越快，所需的上拉电阻要越小,比如I2C总线，如果只挂载了一片从设备，使用4.75kΩ的上拉电阻可能就满足400kHz的总线要求了，但如果挂了10片从设备呢，1kΩ的上拉电阻也不一定能搞定100kHz的总线速度，这种时候可能得考虑总线负载隔离或者降低总线速度了。
下图是在200pF负载电容情况下，上拉电阻为500Ω、1kΩ、2kΩ、4.75kΩ和10kΩ下的波形，可以看到上拉电阻越大，对电容充电速度越慢，所以上升沿也越慢，当上拉电阻不合适时上升沿已经严重变形，无法保证正常工作。
上图，OC电路不同上拉电阻对波形的影响。
逻辑反相器可以当成放大器来用！不是开玩笑，我还真见过产品上用这种骚操作的，只需要把反相器接成反向放大器就可以了，不过逻辑器件当线性器件用，性能嘛...
上图，逻辑反相器（非门）当成线性放大器用。
二、常用外围电路设计，硬件电路设计参考及注意事项
按键电路的常用设计参考
1、R1上拉电阻 将不确定的信号通过一个电阻钳位在高电平，维持在不被触发的状态或是触发后回到原状态。(个人建议加上)
2、C1电容 减小按键抖动及高频信号干扰。(个人建议加上)
3、R2限流电阻(取值100欧~10k不等，如果有设置内部上拉，该值不能太大，否则电流不足以拉低IO口) 保护IO口 防止过流过高电压烧坏IO口，对静电或者一些高压脉冲有吸收作用。(个人建议加上)
4、D1 ESD二极管 静电保护二极管，防止静电干扰或者损坏IO口。(这个根据PCB的成本及防护级别要求来决定添加与否)
外接信号输入设计参考
这和按键有点类似。
1、R3上拉电阻 将不确定的信号通过一个电阻钳位在高电平，维持在不被触发的状态或是触发后回到原状态。(如果外接的连接线比较长，芯片内部上拉能力比较弱，则建议加上。平时通信距离不长，有内部上拉则可以省略)
2、C2电容 防止高频信号干扰。(注意，如果输入频率信号比较大,C2容值要对应减少，或者直接省略C2)
3、R4限流电阻 保护IO口 防止过流过高电压烧坏IO口，对静电或者一些高压脉冲有吸收作用。(个人建议加上)
4、D2 ESD二极管 静电保护二极管，防止静电干扰或者损坏IO口。(这个根据PCB的成本及防护级别要求来决定添加与否)
输出电路继电器设计参考
1、U1光耦 分离高低压，防止高压干扰，实现电气隔离
2、D5 1N4148 续流二极管 bai保护元件不被感应电压击du穿或烧坏，以并联的方式接到产生感应电动势的元件两端，并与其形成回路，使其产生的高电动势在回路以续电流方式消耗，从而起到保护电路中的元件不被损坏的作用。
达林顿晶体管设计参考应用
达林顿晶体管，小伙伴们一般常用于步进电机驱动，其实可以用于电机调速，大功率开关电路，驱动继电器，驱动功率比较大的LED光源，利用PWM来调节亮度哦。
1、R6 R7 R8电阻 用于限流，防止ULN2001损坏，导致高压直接输入到MCU的IO（由于ULN2001D本身自带2.7K电阻，这里的R6 R7 R8可以省略,如果某些驱动芯片没带电阻最好自己加上,具体情况可以查看选用芯片的数据手册作决定）
2、COM 端接电源 当输出端接感性负载的时候，负载不需要加续流二极管，芯片内部设计有二极管，只需 COM口接负载电源即可，当接其他负载时，COM口可以不接。
3、在使用阻容降压电路为 ULN2001D 供电时，由于阻容降压电压无法阻止电网上的瞬态高 压波动，必须在 ULN2001D 的 COM 端与地端就近接一个 104 电容，其余应用场合下， 该电容可以不添加。
运算放大器设计参考应用
利用运放巧妙采集负载的当前电流，可以准确知道当前负载运行情况，有没有正常工作，非常好用哦。运算放大器还有很多很精妙很实用的电路，以后会一一跟大家分享，大家有空也可以网上搜一搜运放的一些经典电路，很多可以参考的地方。
1、GND2是负载的地端，通过R16电阻(根据负载电流的大小R16要选功率大一点的)接公共地，会有微小的电压差
2、该电路是同相比例运算电路，所以采样端的电压=输入端电压*(1+R9/R11)=69倍的输入电压。大家可以根据测量范围修改R9调节放大倍数。
MOS管设计参考应用(控制电源输出通断)
输入电源设计参考应用
如果电路成本比较紧张，可根据需要适当删减元件。
1、F1自恢复保险丝，过流保护，可根据实际负载电流调整阀值大小
2、D10 肖基特二极管 减少后级电源对前级的影响，防止电源正负接反烧坏后级电路，防止电源关电时电流倒灌，但经过二极管有0.4V左右压降，需要考虑经过0.4V降压后会不会低于后级电路的正常工作电压
3、TVS管 输入电压过高保护，一般取正常输入电压的1.4倍。
三、延长电子元器件的货架寿命
本文探讨了电子元器件的货架寿命问题，重点讨论了氧化、湿度敏感等级（MSL）与货架寿命之间的关系。文章通过具体例子说明了氧化对电子元器件可焊表面的影响，以及如何通过适当的存储条件延长货架寿命。文章还介绍了不同生产厂家对货架寿命的策略和说明，详细解释了湿度敏感等级（MSL）的概念，以及如何通过烘烤恢复“受潮”的元器件。
作为DigiKey技术支持人员，我们经常收到客户关于产品“氧化”、“焊接之后鼓包”之类的售后问题，同时我们的销售也会收到客户关于产品必须在“几年之内”的要求，这些问题都与货架寿命（Shelf Life）相关。
对于电子元器件，不同的产品，不同的生产厂家，不同的储存条件，可能会有不同的货架寿命。所以今天就给大家讲讲氧化，湿度敏感等级MSL与货架寿命之间的关系，以及列举一些生产厂家货架寿命的策略，当然这些策略解释权在生产厂家，并且随着时间的推移会有变动。请以生产厂家给出的最新的货架寿命为准。
1. 氧化与货架寿命
我们先来看一个具体的例子：
如下图，暴露在环境中使右边的两个喇叭嘴氧化变色。右边的两个喇叭嘴严重氧化，而左边的一个虽然使用过但仍保持良好状态。
图1：暴露在环境中使右边的两个喇叭嘴氧化变色
对于有暴露在空气中的金属的电子元器件，空气中的某些物质可能对金属产生了腐蚀，一直作用于我们的电子元器件上面。特别是那些将焊接到印刷电路板（PCB）上的元器件表面。电子元器件的货架寿命主要由这些可焊表面的状况决定。这与制造直接相关。虽然您的元器件在电气和机械上可能稳定数十年，但氧化表面会降低制造良率，因为旧的氧化表面不容易接受焊锡。
- 如何处理氧化问题？
大多数焊锡和焊锡膏含有一种有机助焊剂，它可以去除氧化层。这增加了焊锡的“润湿”性，使组件和PCB之间形成可靠的电气和机械连接。助焊剂的去氧化能力有限。
因此，严重氧化或变色的元器件应避免使用。这种情况在电气方面可能是完美的，但在制造方面却很麻烦。
为了避免，这些不必要的麻烦，于是就有了货架寿命（Shelf Life）的概念。未焊接的元器件在制造商推荐的货架寿命期限过后不会立即失效。您可以进行可焊性测试以验证产品是否继续可用。
- 如何延长货架寿命？
通过适当的存储可以延长元器件可焊表面的完整性。一个典型的存储规范可能如下：
- 50至90华氏度或10至32摄氏度
- 25%至50%的相对湿度
- 不直接暴露在阳光或其他紫外线下
- 不暴露在空气中的腐蚀性元素（如臭氧或硫化物）下
- 不暴露在放射性物质中
不同电子元器件产品，用的材料不同，会影响他的货架寿命。不同的储存条件，也会影响他的货架寿命。所以，我们必须参考制造商给出的储存规范，以确定电子元器件货架寿命信息，从而保证电子元器件的可靠性。
技术小贴士：
从材料稳定性角度来看，电阻器并不简单。特别是当我们考虑高温和热循环相关的物理应力时。同时，电阻器必须在长期使用中保持其化学和电气完整性。
2. 不同厂家的货架寿命
对于电子元器件，虽然有行业标准，但是并不代表所有产品一定是符合这个行业标准。有些生产厂家会申明他们的产品符合Jedec标准 J-STD-033B，比如ADI。有的厂家会给出自己的存储条件和要求，以及相应的货架寿命。解释权在生产厂家，建议参考生产厂家的申明来确定货架寿命。
Jedec标准：
对于某些电子元器件，在处理、包装、运输和使用时，对于潮湿/焊接敏感的电子元器件，给出了相应的行业标准。
其中针对防潮袋包装，Jedec给出了货架寿命的参考标准：防潮袋包装的SMD封装在非冷凝的大气环境中（<40°C/90% RH）存储时，其计算的货架寿命应自袋子密封日期起至少为12个月。
我们再举几个其他例子，来看看一些厂家对于货架寿命的说明。
- TE
TE根据不同的产品类型给出了对应的货架寿命：
当然，要确保达到TE给出货架寿命，对于存储条件是有要求的。
TE存储条件要求：当在原始未开封包装中适当存储，避开直射阳光并在不超过23°C的正常室温下存放时，除非另有说明。短期温度和湿度的波动（不超过35°C和75%相对湿度）不会影响产品性能。根据AS23053标准，存储温度应为18 - 35°C。
- Murata
Murata针对切割过的晶圆产品（Sawn Wafers）和未切割过的晶圆产品（Unsawn Wafers）给出了货架寿命的说明
对于切割过的晶圆产品（Sawn Wafers）宽带包装，当存储在18°C to 35°C & 35% 3M也是根据不同的产品类型给出了对应的货架寿命 当然，要确保达到3M给出货架寿命，对于存储条件是有要求的。 3M存储寿命从产品制造时开始计算。制造日期可以在每个瓶子/袋子的侧面找到。以下图表定义了3M商业解决方案部化学产品的贮存寿命。这些寿命取决于产品的存储温度应在40°F（5°C）以上和100°F（37°C）以下，或按照包装上的说明，并且应保存在封闭容器中，如喷雾瓶或翻盖瓶。 3. 湿度敏感等级MSL与货架寿命 正如前一部分所暗示的那样，湿度推动腐蚀。然而，许多零件是吸湿性的，会很容易吸收水分。这种内部湿气可能导致破坏性的爆米花缺陷（Popcorning ），这个名字源于元器件发出的爆裂声。 这里，困在元器件内部的水分在焊接过程中迅速转化为蒸汽。结果是破坏了元器件的机械完整性，导致电气功能丧失或受损。这种损坏可能是立即的，也可能是延迟的，因为受损元器件很快遭受环境的影响，从而劣化。 电子元器件也会吸收环境中的水分，如同爆米花一样。当这些元器件通过回流焊机时就可能出现问题，因为焊接过程中产生的强热会导致被吸收的水分出现快速释放和膨胀鼓包现象。 图2：电子元器件焊接鼓包（Bulging） 湿度敏感等级（在电子行业中简称为“MSL”）定义了对于焊接制程，一个元器件可以暴露在不高于86华氏度(30摄氏度℃)，60-85%相对湿度的环境中的最长安全时间。该范围从MSL 1开始，称为“无限制”或不受影响，而每个增量级别则表示一个持续时间阈值。 图3：源自 JEDEC J-STD-033B.1 的湿度分类表 大部分容易受湿气影响的元器件都是半导体类的，例如IC、传感器和LED。不过同时，一些意料之外的物料也会有湿度敏感特性，例如尼龙连接器。 KYOCERA AVX尼龙连接器009276002021106。如有疑问，请参阅物料参数或厂商规格书。 KYOCERA AVX尼龙连接器009276002021106 为解决此问题，电子业界推出了JEDEC标准J-STD-033B，即，制定了有关处理、包装、运输和使用具有湿度敏感性物料的标准。受MSL影响的物料需采用防潮袋包装，并附有湿度卡 和适当的MSL标签。湿度卡用于表示物料的暴露情况，可充当视觉指导。干燥剂包有助于去除密封袋中的多余水分。 干燥剂 # 1/2PLDES550 、防潮袋 # 7001020 、湿度卡 # 51015HIC125 、 MSL 标签 # 113LABEL 电子元器件应保持在保护包装中，直到准备使用时再打开。一旦拆开，应立即焊接，最好当天焊接。如果长时间未保护，湿度敏感元器件可能会变得无法焊接，甚至在一个长周末后。请根据计划安排您的生产周期。 湿度敏感元器件必须用密封的防水包装保护。如果物料吸收过多的水分并超出了其 MSL等级，需要怎样操作？ 许多湿度敏感元器件可以通过烘烤过程恢复。这个过程使用热量驱除元器件中的水分。 湿度指示卡可通过明显的颜色变化（由蓝色变为粉色）来指示湿度过大情况。打开包装袋时，可借助这张卡片来检验袋内是否适度干燥。如果颜色发生变化，可能需要在焊接制程之前先行烘烤，以去除塑料封装中的任何水分。烘烤条件取决于封装厚度、MSL和烘烤温度。 图5：封装厚度、MSL和烘烤温度 电子元器件在烘箱中停留的时长取决于元器件本身的厚度、MSL和烘烤温度。将物料烘烤数天的情况也并不少见。 JEDEC J-STD-033B文件中提供了深入的烘烤指南和程序，请点击“阅读全文”查看。 在DigiKey 网站的环境与出口分类栏下可以找到MSL信息。这些信息是由我们的供应商提供给 DigiKey 的。 举例：尼龙连接器009276002021106 图6：DigiKey网上的MSL信息 我们可以在网站上看到009276002021106 的MSL等级为 3 (168小时) 技术小贴士：如果 MSL 物料的等级为 1 ，那是否意味着防水？ 不。你可以借助MSL来识别元器件对实验室或仓库中的湿度的敏感度；而防水或IP级产品则适用于户外等更加暴露的环境。 烘烤过程是一种平衡行为。高温加速了腐蚀过程，如前一部分所述。这对需要长时间烘烤的大型零件尤其成问题。反复烘烤可能使元器件无法使用。 总结 制造是一个复杂的过程。电子元器件的货架寿命是您流程中的众多考虑因素之一。与农产品不同，电子元器件没有明确的到期日期。长寿命是一个重要的设计考虑因素。虽然生产厂家可能会规定一个具体的货架寿命，但我们可以期望该电子元器件在安装后，运行十年或更长时间。对于货架寿命问题要保持警觉，并务必参考设备数据手册。通过在受控环境中存储所有元器件来保护您的投资。避免将打开的卷轴存放在潮湿仓库的地板上。 01 使用LDO稳压器 标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V，就不能使用它们。压差为几百个毫伏的低压降 （Low Dropout， LDO）稳压器，是此类应用的理想选择。图 1-1 是基本LDO 系统的框图，标注了相应的电流。 从图中可以看出， LDO 由四个主要部分组成： 在选择 LDO 时，重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数，将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时， LDO 的效率可用输出电压除以输入电压来近似地得到。然而，轻载时，必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。 02 采用齐纳二极管的低成本方案 这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器，如图 2-1 所示。在很多应用中，该电路可以替代 LDO 稳压器并具成本效益。但是，这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外，它的能效较低，因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro MCU的电流，从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时，二极管的反向电压也将发生改变，所以需要仔细考虑 R1 的值。 R1 的选择依据是：在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时，在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率，也不超过 PICmicro MCU的最大 VDD。 03 采用3个整流二极管的更低成本方案 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。 我们也可以把几个常规开关二极管串联起来，用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。 所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路，可以提高R1 的阻值，甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是：在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。 04 使用开关稳压器 如图 4-1 所示，降压开关稳压器是一种基于电感的转换器，用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通（ON）时间来实现的。由于 MOSFET 要么处于低阻状态，要么处于高阻状态（分别为 ON 和OFF），因此高输入源电压能够高效率地转换成较低的输出电压。 当 Q1 在这两种状态期间时，通过平衡电感的电压- 时间，可以建立输入和输出电压之间的关系。 对于 MOSFET Q1，有下式： 在选择电感的值时，使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值，是个很好的初始选择。 在选择输出电容值时，好的初值是：使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载，电压过冲能处于可接受范围之内。 在选择二极管 D1 时，应选择额定电流足够大的元件，使之能够承受脉冲周期 （IL）放电期间的电感电流。 在连接两个工作电压不同的器件时，必须要知道其各自的输出、输入阈值。知道阈值之后，可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时，请务必参考制造商的数据手册以获得实际的阈值电平。 05 3.3V→5V直接连接 将 3.3V 输出连接到 5V 输入最简单的方法是直接连接，但直接连接需要满足以下 2 点要求： 能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。 如果这两个要求得不到满足，连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。 06 使用MOSFET转换器 如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高，则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。 在选择 R1 的阻值时，需要考虑两个参数，即：输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时，需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算： 由于输入容抗和电路板上的杂散电容是固定的，提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间，却是以增大5V 输入为低电平时的电流消耗为代价的。通常，切换到 0 要比切换到 1 的速度快得多，因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外，在选择 N 沟道 FET 时，所选 FET 的VGS 应低于3.3V 输出的 VOH。 07 使用二极管补偿 表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出， 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此，即使来自 3.3V 系统的输出能够被补偿，留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后，就已经假定：高输出驱动的是输出和地之间的负载，而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话，那么输出电压实际上要高得多，因为拉高输出的机制是负载电阻，而不是输出三极管。 如果我们设计一个二极管补偿电路 （见图 7-1），二极管 D1 的正向电压 （典型值 0.7V）将会使输出低电压上升，在 5V CMOS 输入得到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS 输入的低输入电压阈值之下。输出高电压由上拉电阻和连至3.3V 电源的二极管 D2 确定。这使得输出高电压大约比 3.3V 电源高 0.7V，也就是 4.0 到 4.1V，很安全地在 5V CMOS 输入阈值 （3.5V）之上。 注：为了使电路工作正常，上拉电阻必须显著小于 5V CMOS 输入的输入电阻，从而避免由于输入端电阻分压器效应而导致的输出电压下降。上拉电阻还必须足够大，从而确保加载在 3.3V 输出上的电流在器件规范之内。 08 使用电压比较器 比较器的基本工作如下： 为了保持 3.3V 输出的极性， 3.3V 输出必须连接到比较器的同相输入端。比较器的反相输入连接到由 R1 和 R2 确定的参考电压处，如图 8-1 所示。 R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出，反相电压应该置于VOL 与VOH之间的中点电压。对于 LVCMOS 输出，中点电压为： 如果 R1 和 R2 的逻辑电平关系如下： 若 R2 取值为 1K，则 R1 为 1.8K。 经过适当连接后的运算放大器可以用作比较器，以将 3.3V 输入信号转换为 5V 输出信号。这是利用了比较器的特性，即：根据 “反相”输入与 “同相”输入之间的压差幅值，比较器迫使输出为高（VDD）或低 （Vss）电平。 注：要使运算放大器在 5V 供电下正常工作，输出必须具有轨到轨驱动能力。 09 直接连接 通常 5V 输出的 VOH 为 4.7 伏， VOL 为 0.4 伏；而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD， VIL为 0.2 x VDD。 当 5V 输出驱动为低时，不会有问题，因为 0.4 伏的输出小于 0.8 伏的输入阈值。当 5V 输出为高时， 4.7 伏的 VOH 大于 2.1 伏 VIH，所以，我们可以直接把两个引脚相连，不会有冲突，前提是3.3V CMOS 输出能够耐受 5 伏电压。 如果 3.3V CMOS 输入不能耐受 5 伏电压，则将出现问题，因为超出了输入的最大电压规范。 10 使用二极管钳位 很多厂商都使用钳位二极管来保护器件的 I/O 引脚，防止引脚上的电压超过最大允许电压规范。钳位二极管使引脚上的电压不会低于 Vss 超过一个二极管压降，也不会高于 VDD 超过一个二极管压降。要使用钳位二极管来保护输入，仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小 （在微安数量级上）。 如果流经钳位二极管的电流过大，就存在部件闭锁的危险。由于5V 输出的源电阻通常在 10Ω 左右，因此仍需串联一个电阻，限制流经钳位二极管的电流，如图 10-1所示。使用串联电阻的后果是降低了输入开关的速度，因为引脚 （CL）上构成了 RC 时间常数。 如果没有钳位二极管，可以在电流中添加一个外部二极管，如图 10-2 所示。 11 5V→3.3V有源钳位 使用二极管钳位有一个问题，即它将向 3.3V 电源注入电流。在具有高电流 5V 输出且轻载 3.3V 电源轨的设计中，这种电流注入可能会使 3.3V 电源电压超过 3.3V。 为了避免这个问题，可以用一个三极管来替代，三极管使过量的输出驱动电流流向地，而不是 3.3V 电源。设计的电路如图 11-1 所示。 Q1的基极-发射极结所起的作用与二极管钳位电路中的二极管相同。区别在于，发射极电流只有百分之几流出基极进入 3.3V 轨，绝大部分电流都流向集电极，再从集电极无害地流入地。基极电流与集电极电流之比，由晶体管的电流增益决定，通常为10-400，取决于所使用的晶体管。 12 电阻分压器 可以使用简单的电阻分压器将 5V 器件的输出降低到适用于 3.3V 器件输入的电平。这种接口的等效电路如图 12-1 所示。 通常，源电阻 RS 非常小 （小于 10Ω），如果选择的 R1 远大于RS 的话，那么可以忽略 RS 对 R1 的影响。在接收端，负载电阻 RL 非常大 （大于500 kΩ），如果选择的R2远小于RL的话，那么可以忽略 RL 对 R2 的影响。 在功耗和瞬态时间之间存在取舍权衡。为了使接口电流的功耗需求最小，串联电阻 R1 和 R2 应尽可能大。但是，负载电容 （由杂散电容 CS 和 3.3V 器件的输入电容 CL 合成）可能会对输入信号的上升和下降时间产生不利影响。如果 R1 和 R2 过大，上升和下降时间可能会过长而无法接受。 如果忽略 RS 和 RL 的影响，则确定 R1 和 R2 的式子由下面的公式 12-1 给出。 公式 12-2 给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等效计算来确定外加电压 VA 和串联电阻R。戴维宁等效计算定义为开路电压除以短路电流。根据公式 12-2 所施加的限制，对于图 12-1 所示电路，确定的戴维宁等效电阻 R 应为 0.66*R1，戴维宁等效电压 VA 应为0.66*VS。 例如，假设有下列条件存在： 确定最大电阻的计算如公式 12-3 所示。 13 电平转换器 尽管电平转换可以分立地进行，但通常使用集成解决方案较受欢迎。电平转换器的使用范围比较广泛：有单向和双向配置、不同的电压转换和不同的速度，供用户选择最佳的解决方案。 器件之间的板级通讯 （例如， MCU 至外设）通过 SPI 或 I2C™ 来进行，这是最常见的。对于SPI，使用单向电平转换器比较合适；对于 I2C，就需要使用双向解决方案。下面的图 13-1 显示了这两种解决方案。 3.3V 至 5V 接口的最后一项挑战是如何转换模拟信号，使之跨越电源障碍。低电平信号可能不需要外部电路，但在 3.3V 与 5V 之间传送信号的系统则会受到电源变化的影响。例如，在 3.3V 系统中，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC 转换的高，这是因为在 3.3V ADC 中，ADC 量程中更多的部分用于转换。但另一方面，3.3V 系统中相对较高的信号幅值，与系统较低的共模电压限制可能会发生冲突。 因此，为了补偿上述差异，可能需要某种接口电路。本节将讨论接口电路，以帮助缓和信号在不同电源之间转换的问题。 14 模拟增益模块 从 3.3V 电源连接至 5V 时，需要提升模拟电压。33 kΩ 和 17kΩ 电阻设定了运放的增益，从而在两端均使用满量程。11 kΩ 电阻限制了流回 3.3V 电路的电流。 15 模拟补偿模块 该模块用于补偿 3.3V 转换到 5V 的模拟电压。下面是将 3.3V 电源供电的模拟电压转换为由 5V电源供电。右上方的 147 kΩ、 30.1 kΩ 电阻以及+5V 电源，等效于串联了 25 kΩ 电阻的 0.85V 电压源。 这个等效的 25 kΩ 电阻、三个 25 kΩ 电阻以及运放构成了增益为 1 V/V 的差动放大器。0.85V等效电压源将出现在输入端的任何信号向上平移相同的幅度；以 3.3V/2 = 1.65V 为中心的信号将同时以 5.0V/2 = 2.50V 为中心。左上方的电阻限制了来自 5V 电路的电流。 16 有源模拟衰减器 此技巧使用运算放大器衰减从 5V 至 3.3V 系统的信号幅值。关于运放的文章，移步此处:看懂运算放大器原理。 要将 5V 模拟信号转换为 3.3V 模拟信号，最简单的方法是使用 R1:R2 比值为 1.7:3.3 的电阻分压器。 然而，这种方法存在一些问题： 无论是哪种情形，都需要运算放大器用以缓冲信号。所需的运放电路是单位增益跟随器 （见图 16-1）。 电路输出电压与加在输入的电压相同。 为了把 5V 信号转换为较低的 3V 信号，我们只要加上电阻衰减器即可。 如果电阻分压器位于单位增益跟随器之前，那么将为 3.3V 电路提供最低的阻抗。此外，运放可以从3.3V 供电，这将节省一些功耗。如果选择的 X 非常大的话， 5V 侧的功耗可以最大限度地减小。 如果衰减器位于单位增益跟随器之后，那么对 5V源而言就有最高的阻抗。运放必须从 5V 供电，3V 侧的阻抗将取决于 R1||R2 的值。 17 模拟限幅器 在将 5V 信号传送给 3.3V 系统时，有时可以将衰减用作增益。如果期望的信号小于 5V，那么把信号直接送入 3.3V ADC 将产生较大的转换值。当信号接近 5V 时就会出现危险。所以，需要控制电压越限的方法，同时不影响正常范围中的电压。 这里将讨论三种实现方法： 进行过电压钳位的最简单的方法，与将 5V 数字信号连接至 3.3V 数字信号的简单方法完全相同。使用电阻和二极管，使过量电流流入 3.3V 电源。选用的电阻值必须能够保护二极管和 3.3V 电源，同时还不会对模拟性能造成负面影响。相关推荐：如何用二极管实现不同电压的输出？如果 3.3V 电源的阻抗太低，那么这种类型的钳位可能致使3.3V 电源电压上升。即使 3.3V 电源有很好的低阻抗，当二极管导通时，以及在频率足够高的情况下，当二极管没有导通时 （由于有跨越二极管的寄生电容），此类钳位都将使输入信号向 3.3V 电源施加噪声。 为了防止输入信号对电源造成影响，或者为了使输入应对较大的瞬态电流时更为从容，对前述方法稍加变化，改用齐纳二极管。齐纳二极管的速度通常要比第一个电路中所使用的快速信号二极管慢。不过，齐纳钳位一般来说更为结实，钳位时不依赖于电源的特性参数。钳位的大小取决于流经二极管的电流。这由 R1 的值决定。如果 VIN 源的输出阻抗足够大的话，也可不需要 R1。 如果需要不依赖于电源的更为精确的过电压钳位，可以使用运放来得到精密二极管。电路如图 17-3所示。运放补偿了二极管的正向压降，使得电压正好被钳位在运放的同相输入端电源电压上。如果运放是轨到轨的话，可以用 3.3V 供电。 由于钳位是通过运放来进行的，不会影响到电源。 运放不能改善低电压电路中出现的阻抗，阻抗仍为R1 加上源电路阻抗。 18 驱动双极型晶体管 在驱动双极型晶体管时，基极 “驱动”电流和正向电流增益 （Β/hFE）将决定晶体管将吸纳多少电流。如果晶体管被单片机 I/O 端口驱动，使用端口电压和端口电流上限 （典型值 20 mA）来计算基极驱动电流。如果使用的是 3.3V 技术，应改用阻值较小的基极电流限流电阻，以确保有足够的基极驱动电流使晶体管饱和。 RBASE的值取决于单片机电源电压。公式18-1 说明了如何计算 RBASE。 如果将双极型晶体管用作开关，开启或关闭由单片机 I/O 端口引脚控制的负载，应使用最小的 hFE规范和裕度，以确保器件完全饱和。 ▶ 3V 技术示例： ▶ 5V技术示例： 对于这两个示例，提高基极电流留出裕度是不错的做法。将 1mA 的基极电流驱动至 2 mA 能确保饱和，但代价是提高了输入功耗。 19 驱动N沟道MOSFET晶体管 在选择与 3.3V 单片机配合使用的外部 N 沟道MOSFET 时，一定要小心。MOSFET 栅极阈值电压表明了器件完全饱和的能力。相关推荐：MOS管驱动电路设计细节。 对于 3.3V 应用，所选 MOSFET 的额定导通电阻应针对 3V 或更小的栅极驱动电压。例如，对于具有 3.3V 驱动的100 mA负载，额定漏极电流为250 μA的FET在栅极 - 源极施加 1V 电压时，不一定能提供满意的结果。在从 5V 转换到 3V 技术时，应仔细检查栅极- 源极阈值和导通电阻特性参数，如图 19-1所示。稍微减少栅极驱动电压，可以显著减小漏电流。 对于 MOSFET，低阈值器件较为常见，其漏－源电压额定值低于 30V。漏－源额定电压大于 30V的 MOSFET，通常具有更高的阈值电压 （VT）。 如表 19-1 所示，此 30V N 沟道 MOSFET 开关的阈值电压是 0.6V。栅极施加 2.8V 的电压时，此MOSFET 的额定电阻是 35 mΩ，因此，它非常适用于 3.3V 应用。 对于 IRF7201 数据手册中的规范，栅极阈值电压最小值规定为 1.0V。这并不意味着器件可以用来在1.0V 栅 - 源电压时开关电流，因为对于低于 4.5V 的VGS （th），没有说明规范。对于需要低开关电阻的 3.3V 驱动的应用，不建议使用 IRF7201，但它可以用于 5V 驱动应用。 0Ω电阻到底能过多大电流？这个问题想必每位硬件工程师都查过。而与之相关的还有一个问题，那就是0Ω电阻的阻值到底有多大？ 这两个问题本来是很简单的，答案应该也是很明确的，但网上网友却给出了不尽相同的答案。有的人说0Ω电阻是50mΩ，还有的人说其实只有20mΩ；有的人说只能过1A电流，还有的人说可以过1.5A…… 那么，到底是多大呢？下面，我们一步一步来看。 0Ω电阻阻值大小 针对这两个问题，我专门查了一下电阻的标准。根据EN60115-2电阻标准文件记载，0Ω电阻的阻值是0Ω，但也会有偏差。0Ω最大电阻偏差有三种可以选择，分别为10mΩ、20mΩ和50mΩ。 也就是说，0Ω电阻偏差可以允许有多种偏差，这主要看电阻厂商做的是哪种了。 我下载了几大品牌的，比如罗姆、国巨、光颉的普通0Ω电阻规格书查看了一下，发现它们标注的0Ω电阻，最大阻值都是50mΩ。 由此可以得出结论：常用的普通0Ω电阻的阻值最大不超过50mΩ。 0Ω电阻的过流能力 网上还有一种观点，认为0Ω电阻的电流是根据功率算出来的，电阻按照50mΩ来算。这样的话，0805的电阻功率一般为1/8W，算出额定电流应该是1.58A。但是，我查看规格书发现，罗姆、国巨、光颉这几大品牌的都是2A，与计算出来的有些出入。 罗姆、国巨、光颉三大厂家的普通0Ω电阻额定电流如下： 从上图可以看出，三大厂家的0Ω电阻的额定电流还是略有差别的。我建议综合各家的、按照最小值来选，这样就不论什么品牌，都不会超出规格设计了。 额定电流综合之后的表格如下： 我们看到，常规的电阻的电流都不大，按照综合后的最小值来选的话，最大的也就2A。如果设计电路时发现，我要用3A或4A的0Ω电阻，那该怎么办呢？其实很简单，可以用2个0Ω电阻并联起来就行了。 说到这里，可能大家会觉得奇怪，怎么有的封装变大了，但过流并没有增加呢？例如，0805和1206都是2A，在这里应该是额定电流虽然没有增加，但瞬间电流应该是能过更大了。如果你打开国巨的电阻规格书，就会发现它写了两个参数，一个是额定电流，另一个是最大电流。额定电流都是2A，但最大电流0805是5A，1206是10A。 注：Jumper就是0Ω电阻（标准文件就是这么写的，如下图所示）。 特殊大额定电流的0Ω电阻 如果是更大的电流，也是电阻可选的。不过，这些电阻就不常规了，比如这个罗姆的超低阻值电阻，最大阻值0.5mΩ，小了100倍，额定电流更是达到了20A+，但是价格比较贵，要好几毛钱，而普通电阻一分钱能买好几个。 巧用0Ω电阻设计PCB板 许多硬件初学者看到PCB板上用到0Ω电阻时，往往就会一脸懵圈，相关文章:零欧姆电阻的使用技巧。他们经常会问：既然这玩意儿里面啥也没有，干嘛还要用它？ 其实，0Ω电阻的用处可大了，如果用好它，可以极大地方便PCB板的设计和调试。下面，我们就来简单说说0Ω电阻的作用。 例如，老板出于成本的考虑，让你设计一个单面板，也就是说，元器件的安装及走线都只能在一面，你最头疼的是有些线实在走不过去，必须跨线连接，打俩孔用跳线？如果在研发的时候，这种方法还是可以的，但有一天你的设计变成了产品，需要大批量生产，机器折腾起跳线来要比放置一个电阻麻烦的多，这时候0Ω电阻就能帮你大忙了！根据你的空间，可以选用0805、0603或0402的电阻。 调试时的前后级隔离 如果你的设计是新的，对PCB板上很多部分的功能以及能够实现的性能还不确定，拿回板子来将会面临一场惊心动魄的调试，debug的一个重要原则就是把问题限定在最小的范围内，因此多块电路之间的隔离就非常重要。 在调试A电路时，你不希望B电路的工作影响到你的调试，那么最好的方式就是断掉它们之间的连接，而0Ω电阻就是一个最好的隔离方式！ 调试的时候不焊接，等调试完成确认这部分电路没问题了，就可以将0Ω电阻安装上。当然，在最终的产品中可以彻底去掉。 测试电流用 如果你想测试某一路的电流大小，一种方式是通过电压表测量该通路上某电阻两端的电压（确保电压表的内阻不要影响到测量的精度），通过欧姆定律就可以计算出该路的电流。 另一种方式就是直接将电流表串在该回路上，因此在该电路上可以放置一个0Ω电阻，测量电流的时候用电流表两端代替该电阻，等测量完毕就能将该电阻安装上了。 给自己调试带来灵活性 可以预留各种可能性，根据实际的需要进行选装不同的电阻，它可以替代掉跳线，避免了跳线的钻孔、安装占用比较大的空间，而且跳线也会引起高频干扰。 比如，PCB板上设计有低通滤波器，如果发现最终不需要或者一开始调试的时候没时间调试低通滤波器，但又必须让信号流通过去，可以用0Ω电阻来代替原来设计中的电阻/电感，而不安装电容。在匹配电路参数不确定时，以0Ω电阻代替，实际调试的时候确定参数再以具体的数值的元器件来代替。 用于信号完整性的模拟地和数字地的单点连接 有人说0Ω电阻跟没有一样，干嘛不直接连接上？想象一下，如果你在电路原理图里没有这个0Ω电阻，做PCB Layout的时候就可能忽略这个单点连接的原则，CAD软件也会乱连在一起，达不到你单点连接的初衷。 当然，单点连接的时候也可以用磁珠，但我个人的观点是连接点的位置选择好的话，磁珠除了比电阻贵之外，没有什么好处。在实际的操作中，你可以用比较小的封装的0Ω电阻，比如0402和0201，焊接的时候直接用烙铁将两端搭接在一起就可以，这样连电阻也省了。 增加被逆向工程的难度 如果你在电路上放置多个不同颜色、不同封装、没有阻值标记的0Ω电阻，不影响电路的工作性能，但却可以让抄你板子的人瞬间抓狂。 PCB板上支持不同的配置，有的版本可能有部分电路不安装，可以用它来隔离不安装的电路部分，比如iPhone中有WiFi版本和WiFi+3G版本的，用的实际上是一个设计。 怎么样？这个0Ω电阻的作用很大吧！在以后的项目中大家慢慢体会吧，很多时候灵活应用它，会让你很多头疼的问题都能迎刃而解。 接地电阻就是电流由接地装置流入大地再经大地流向另一接地体或向远处扩散所遇到的电阻，它包括接地线和接地体本身的电阻、接地体与大地的电阻之间的接触电阻以及两接地体之间大地的电阻或接地体到无限远处的大地电阻。 接地主要分以下四种 1、保护接地：电气设备的金属外壳，混凝土、电杆等，由于绝缘损坏有可能带电，为了防止这种情况危及人身安全而设的接地。 2、防静电接地：防止静电危险影响而将易燃油、天然气贮藏罐和管道、电子设备等的接地。 3、防雷接地：为了将雷电引入地下，将防雷设备（避雷针等）的接地端与大地相连，以消除雷电过电压对电气设备、人身财产的危害的接地，也称过电压保护接地。 4、工作接地：是指将电力系统的某点（如中性点）直接接大地，或经消弧线圈、电阻等与大地金属连接，如变压器、互感器中性点接地等。 接地电阻规范要求 1、独立的防雷保护接地电阻应小于等于10欧； 2、独立的安全保护接地电阻应小于等于4欧； 3、独立的交流工作接地电阻应小于等于4欧； 4、独立的直流工作接地电阻应小于等于4欧； 5、防静电接地电阻一般要求小于等于100欧。 6、共用接地体（联合接地）应不大于接地电阻1欧； 7、仪表携带、使用时须小心轻放，避免剧烈震动。 注：避雷针的地线属于防雷保护接地，如果避雷针接地电阻和防静电接地电阻都是按要求设置的，那么就可以将防静电设备的地线与避雷针地线接在一起，因为避雷针的接地电阻比静电接地电阻小10倍，因此发生雷电事故时大部分雷电将从避雷针地泄放，经过防静电地的电流则可以忽略不计。 接地电阻为什么一般不大于4Ω？ 接地电阻是电流由接地装置流入大地再经大地流向另一接地体或向远处扩散所遇到的电阻，作用是向大地放电，以保证安全。 很多家用电器，我们在使用过程中，往往会接触到电器的壳体，比如冰箱开关门、洗衣机开关门等。但一旦电器发生故障，壳体会带上一定的电压，当人接触壳体时会发生电击，十分危险，因此通过接地电阻把电引向大地是非常有必要的。 对于接地电阻，我们希望越小越好。根据欧姆定律，电压一定时，电阻与电流成反比；因此，工作电压确定的情况下，接地电阻越小，能通过的电流就越大，电流泄放效果越好。如果漏电的话，电就全部从接地的地线上传到地下了。 接地电阻的最高限值为什么是4Ω 正常情况下，当电气系统设备假若发生故障时，故障电流正常不会大于10A，所以当接地电阻为4Ω时，流过接地电阻时产生的故障电压可由欧姆定律计算：4x10=40V。而经实验形成的标准规定，在正常和故障情况下，任何两导体间或任一导体与大地之间的电压均不得超过交流(50～500Hz)有效值50V。 这样小于50V的故障电压是较为安全的，几乎不可能引起人体电击事故，因此接地电阻的最高限值就规定在了4Ω。 重要原因 符合法律法规和行业标准是保持接地电阻相应阻值的重要原因。电力系统建设、运行和管理必须遵守一系列法律法规和行业标准，在电力行业这些规范规定，都是经过无数次的实践检验得来的经验教训，尤其是涉及安全的条款，无一不是电力先行者们经过血的教训而得来的实践经验和数据，其中就包括接地电阻的规定。 例如《电气安全规范》，规定了不同类型的电气设备对于接地电阻的要求。若接地电阻大于规定值，则会导致设备存在安全隐患，就违反相关标准和法规，更重要的是影响周边人员生命安全。 合适的接地方式 选用合适的接地方式也能保证接地电阻不大于4Ω。在不同的用电场所，需要选择适当的接地方式。例如，对于干式变压器，使用母线法接地，可以减小母线电感，提高设备的抗干扰能力，进而保持接地电阻不大于4Ω。 地面环境和接地材料的影响 通常，地面的土壤电阻率、潮湿程度、温度等因素会影响接地电阻。选择合适的接地材料和合理的接地方式，可以调整接地电阻的大小，保证接地电阻不大于4Ω。 具体应用来看，接地分好多种场景，常见的接地包括：防雷接地（也就是常见的避雷针）：接地电阻越小，一旦遭受雷击时雷电通过接地线向大地放电就越快，也就是越安全。 电器设备安全地（如洗衣机机壳接地）： 很多家用电器尤其是大电器像冰箱、洗衣机、空调等，都需要接地使用（机壳接地）。当机壳漏电时，接地电阻越小，漏电就会越多通过接地线传入大地。但如果接地电阻太大（假如大过人体电阻），当人触摸机壳时，人体就成了接地线，电流就从人体流入大地，导致人体触电，相当危险。 还有电子设备内部的工作接地等等，都是接地电阻越小越好。有一些电子设备会产生静电，如果接入了接地电阻，能够防止因为静电而产生的危险。四、19个常用的5V转3.3V技巧
五、0Ω电阻可以过多大电流
六、接地电阻为什么一般不大于4Ω？
接地电阻大小直接体现了电气装置与“地”接触的良好程度，也反映了接地网的规模。在单点接地系统、干扰性强等条件下，可以采用辅助地极的测量方式进行测量。
